从 KTIR 到 SpyreCode：IBM Spyre 的 MLIR 数据流后端

PyTorch Helion 现可借助 NVIDIA CompileIQ 搜索 ptxas 编译控制空间，并将其与 tile 大小、warp 数等内核配置联合调优，在已离线调优的约 27 个内核上进一步提速。CompileIQ 把调优结果打包为可移植的 Advanced Control File（ACF），Helion 的 autotuner 可将 ACF 列表作为额外搜索维度评估。

IBM 为 Spyre 加速器打造的 PyTorch 软件栈已将 torch.compile 后端从自研的 sendnn 换成基于 PyTorch Inductor 扩展的 backend=inductor，编译器体积约为原来的 1/7。

NVIDIA Dynamo 引入统一的会话级标识符 session_id，把请求级推理服务升级为程序感知系统，覆盖会话感知路由、共享 KV 索引与程序化缓存迁移，兼容 vLLM 和 SGLang。

PyTorch 博客详解了用于推荐系统 Table Batched Embedding（TBE）前向与反向的 FBTriton 内核设计，其 Triton 实现在这些负载上超过了原有 CUDA 内核。

vLLM 将 PyTorch 原生内核 DSL Helion 集成进线性后端，用单一 GEMM 实现覆盖 Standard GEMM、Split-K、Swap-AB 等变体，并按 shape 自动调优选择最优配置。

PyTorch 发布 PyTorch Certified Associate（PTCA）认证路径，将 4 个自定进度学习模块与 PTCA 认证考试打包为一个产品，通过 Linux Foundation Education 提供。

PyTorch 团队发布用 TLX（Triton 低层扩展）在 NVIDIA Blackwell B200 上优化 Jagged Flash Attention（Meta 生成式广告模型 GEM 的 attention kernel）的博客。

Tessl 工程师 Ankit Jain 分享团队 PR 量翻四倍、代码几乎全部由 AI 生成后，放弃逐行 diff 审查、改为在代码生成前审查意图并逐条验证验收标准的做法。关键实践包括维护 offer-skill 技能理解代码变更，以及把重复出现最多的审查评论固化成机器自动执行的不变量规则，作者预计第二个月起审查负担明显缩小。

Google 推出 TorchTitan TPU 分叉（github.com/google-pytorch/torchtitan），配合 TorchTPU 原生后端在 Cloud TPU 上训练 PyTorch 模型，提供 SimpleFSDP、Graph Trainer、Pallas 内核和优化 Playbook。

Meta 工程团队介绍其数据管道智能体采用的瘦编排器（thin orchestrator）模式：一个约 1300 行的编排器只负责路由和可靠性检查，将 20+ 工作流分派给 14 个上下文隔离的专项子智能体，自身不做任何领域推理。